Simulationen und Leistungsstudien eines MAPS in 65 nm CMOS-Bildgebungstechnologie

Monolithische aktive Pixelsensoren (MAPS), die in einer 65 nm CMOS-Bildgebungstechnologie hergestellt werden, werden für Anwendungen in der Teilchenphysik untersucht. Das MAPS-Design hat eine kleine Sammelektrode, die durch eine Eingangskapazität von ~fF gekennzeichnet ist, was ein hohes Signal-Rausch-Verhältnis und einen niedrigen Stromverbrauch ermöglicht. Darüber hinaus bringt die 65 nm CMOS-Bildgebungstechnologie eine Reduzierung des Materialbudgets und eine verbesserte Logikdichte der Ausleseschaltungen im Vergleich zu zuvor untersuchten Technologien mit sich. Angesichts dieser Eigenschaften wurde diese Technologie vom TANGERINE-Projekt ausgewählt, um die nächste Generation von Silizium-Pixelsensoren zu entwickeln. Das Sensordesign zielt auf zeitliche und räumliche Auflösungen ab, die mit den Anforderungen an einen Vertexdetektor bei zukünftigen Leptonen-Collidern kompatibel sind. Simulationen und Teststrahlcharakterisierungen von Technologiedemonstratoren wurden in enger Zusammenarbeit mit dem CERN EP R&D-Programm und dem ALICE ITS3-Upgrade durchgeführt. TCAD-Gerätesimulationen unter Verwendung generischer Dotierungsprofile und Monte-Carlo-Simulationen wurden verwendet, um ein Verständnis der Technologie zu entwickeln und die Leistungsparameter des Sensors vorherzusagen. Technologiedemonstratoren eines 65 nm CMOS MAPS mit einer kleinen Sammelektrode wurden in Labor- und Teststrahlanlagen charakterisiert, indem Leistungsparameter wie Clustergröße, Ladungssammlung und Effizienz untersucht wurden. Diese Arbeit vergleicht Simulationsresultate mit Teststrahldaten. Die experimentellen Ergebnisse bestätigen diese Technologie als vielversprechenden Kandidaten für einen Vertexdetektor bei zukünftigen Leptonen-Collidern und liefern wertvolle Informationen zur Verbesserung des Simulationsansatzes.