Key points are not available for this paper at this time.
In diesem Papier präsentieren wir eine Technik zur dynamischen Spannungsanpassung (DVS) namens Razor, die einen in situ Fehlererkennungs- und -korrekturmechanismus integriert, um von Timingfehlern zu erholen. Wir stellen auch die Implementierungsdetails und die Siliziummesswerte eines 64-Bit-Prozessors vor, der in 0,18-/spl mu/m-Technologie gefertigt wurde und Razor zur Steuerung der Versorgungsspannung verwendet. Traditionelle DVS-Techniken erfordern signifikante Spannungs-Sicherheitsmargen, um die rechnerische Korrektheit bei der schlechtesten Kombination von Prozess-, Spannungs- und Temperaturbedingungen zu gewährleisten, was zu einem Verlust der Energieeffizienz führt. Bei Razor-basiertem DVS hingegen wird die Versorgungsspannung automatisch bis zum Punkt des ersten Fehlers unter Verwendung des Fehlererkennungs- und -korrekturmechanismus reduziert, wodurch Sicherheitsmargen beseitigt werden, während dennoch ein korrektes Arbeiten sichergestellt bleibt. Darüber hinaus kann die Versorgungsspannung absichtlich unter den Punkt des ersten Fehlers des Prozessors gesenkt werden, um einen optimalen Kompromiss zwischen Energiesparen durch weitere Spannungsreduzierung und Energieaufwand durch erhöhte Fehlererkennungs- und -korrekturaktivität zu erreichen. Wir haben Einsparungen durch Razor DVS für 33 verschiedene Chips getestet und gemessen und durchschnittliche Energieeinsparungen von 50 % unter den schlimmsten Betriebsbedingungen erzielt, indem wir die Versorgungsspannung senkten, um eine Ziel-Fehlerrate von 0,1 % bei einer festen Frequenz von 120 MHz zu erreichen.
Das et al. (Sat.) haben diese Frage untersucht.