Modellierung der Defektempfindlichkeiten integrierter Schaltkreise

Bislang wurden in der Yield-Literatur nur oberflächliche Beschreibungen mathematischer Modelle für die Defektempfindlichkeiten integrierter Schaltkreis-Chips gegeben. In diesem Papier werden die Grundlagen der Defektmodelle behandelt, die seit mehr als fünfzehn Jahren erfolgreich bei IBM eingesetzt werden. Zunächst werden die Auswirkungen sehr kleiner Defekte diskutiert. Im weiteren Verlauf des Papiers wird auf photolithographische Defekte eingegangen, die die gleichen Dimensionen wie die integrierten Schaltkreisgeräte und Verbindungsmuster aufweisen. Die Beziehungen zwischen diesen Modellen und Prüfstätten werden beschrieben. Daten aus Messungen der Defektgrößen werden erörtert.