Ein verbesserter Sobel-Kantenalgorithmus und FPGA-Implementierung

In diesem Papier wird der traditionelle Sobel-Kantenerkennungsalgorithmus für die Berechnung des Gradienten eines weniger komplexen Templates und die Multiplikationsoperation als zeitaufwändig erachtet, was dazu führt, dass die komplexe Kantenerkennung in Bildern nicht klar ist und die Verarbeitungsgeschwindigkeit langsam ist. Dieses Papier schlägt eine Methode vor, um das Gradiententemplate zu erhöhen und die Art der neuen Multiplikation des Gradienten zu ändern. Der neue GradientBerechnungsmethode des Sobel-Kantenerkennungsalgorithmus basiert auf der FPGA-Technologie, mit paralleler Verarbeitungskapazität und hoher Zuverlässigkeit sowie Flexibilität und guter Rekonfigurierbarkeit. Dies wird erreicht, indem der FPGA-Chip zur Umsetzung des verbesserten Sobel-Kantenerkennungsalgorithmus verwendet wird, um das Problem der unzureichenden Klarheit des traditionellen Sobel-Algorithmus und der Verarbeitungsgeschwindigkeit für die komplexe Kantenerkennung in Bildern zu lösen. Dieses Design verwendet die Verilog HDL-Sprache, um jedes Modul zu entwerfen und zu implementieren. Die Quartus II 8.0-Software wird verwendet, um das Modell zu simulieren und auf das DE2-Entwicklungsboard mit dem Altera EP2C35F672C6 als Zielchip herunterzuladen, und erfüllt letztendlich die Entwurfsanforderungen.