Verbesserungen der Booleschen Resynthese

In der elektronischen Entwurfsautomatisierung werden Techniken zur Booleschen Resynthese zunehmend eingesetzt, um die Qualität der Ergebnisse zu verbessern, wenn algebraische Methoden auf lokale Minima stoßen. Boolesche Methoden basieren auf vollständigen funktionalen Eigenschaften eines Logikschaltkreises, vorzugsweise einschließlich Don't-Care-Informationen. Rechenintensive Engines wie Wahrheitstabellen, SAT und binäre Entscheidungsdiagramme sind erforderlich, um solche Eigenschaften zu erfassen. Die Wahl der Engine bestimmt die Skalierbarkeit der Booleschen Resynthese. In diesem Papier präsentieren wir Verbesserungen der Booleschen Resynthese, die es ermöglichen, mehr Optimierungsmöglichkeiten zu finden, die bei gleicher oder geringerer Laufzeitkosten im Vergleich zu modernen Methoden angeboten werden. Unsere Beiträge umfassen (i) eine Theorie der Booleschen Filterung zur drastischen Reduzierung der verarbeiteten Gatteranzahl und gleichzeitig zur Beibehaltung aller möglichen Optimierungsmöglichkeiten, (ii) ein schwächeres Konzept eines maximalen Satzes zulässiger Funktionen, das effizient über Wahrheitstabellen berechnet werden kann, (iii) eine generalisierte Refactoring-Engine, die mehrere Darstellungsformen unterstützt, und (iv) einen praktischen Booleschen Resynthesefluss, der die bisher vorgeschlagenen Techniken kombiniert. Durch die Anwendung unserer Booleschen Resynthese auf die EPFL-Benchmarks verbessern wir 10 der bisher besten bekannten Flächenresultate im Synthesewettbewerb. Eingebettet in einen kommerziellen EDA-Fluss für ASICs reduziert der Boolesche Resynthesefluss die Fläche um -2,67 % und die gesamte negative Slack um -5,48 %, nach der physikalischen Implementierung, bei vernachlässigbaren Laufzeitkosten.