Ein 40-nm 168-mW 2,4-reale VLSI-Prozessor für 60-kWord kontinuierliche Spracherkennung

Dieses Papier beschreibt einen energieeffizienten VLSI-Chip für sprachunabhängige 60-kWord kontinuierliche Spracherkennung basierend auf einem kontextabhängigen verborgenen Markov-Modell (HMM). Unsere Implementierung umfasst ein Kompressions-Dekodierungsverfahren zur Reduzierung der externen Speicherbandbreite für die Berechnung des Gaußschen Mischmodells (GMM) und Multi-Pfade Viterbi-Übergangseinheiten. Wir optimieren die interne SRAM-Größe mithilfe der Max-Approximation GMM-Berechnung und passen die Anzahl der Vorausgreif-Frames an. Der Testchip, gefertigt in 40 nm CMOS-Technologie, hat die Abmessungen 1,77 mm × 2,18 mm und enthält 2,52 M Transistoren für Logik und 4,29 Mbit On-Chip-Speicher. Die gemessenen Ergebnisse zeigen, dass unsere Implementierung eine erforderliche Frequenzreduktion von 34,2 % (83,3 MHz) erreicht und den Energieverbrauch um 48,5 % (74,14 mW) für die 60-kWord Echtzeit kontinuierliche Spracherkennung im Vergleich zur vorherigen Arbeit reduziert. Dieser Chip kann maximal 2,4× schneller als Echtzeit bei 200 MHz und 1,1 V mit einem Energieverbrauch von 168 mW verarbeitet werden.