8 Gb 3-D DDR3 DRAM unter Verwendung von Through-Silicon-Via-Technologie

Eine 8 Gb 4-Stapel 3-D DDR3 DRAM mit Through-Si-Via wird vorgestellt, die die Grenzen konventioneller Module überwindet. Eine Master-Slave-Architektur wird vorgeschlagen, die die Standby- und Aktivleistung um 50 bzw. 25 % reduziert. Sie erhöht auch die I/O-Geschwindigkeit auf > \ 1600 Mb/s im Fall von 4 Rängen/Modul und 2 Modulen/Kanal, da der Master alle Chip-I/O-Belastungen vom Kanal isoliert. Statistische Analysen zeigen, dass das vorgeschlagene TSV-Prüf- und Reparaturschema die Fertigungsrendite auf bis zu 98 % steigern kann. Durch die Bereitstellung zusätzlicher VDD/VSS-Kantenpads wird das Stromrauschen auf ≪ \ 100 mV reduziert, auch wenn alle 4 Ränge bei jedem Taktzyklus nacheinander aktualisiert werden.