Hsra

No hay ninguna característica inherente que obligue a los ciclos de tiempo de los Field Programmable Gate Arrays (FPGA) o de los Arrays de Computación Reconfigurable (RC) a ser mayores que los de los procesadores en el mismo proceso. Los FPGAs modernos rara vez alcanzan tasas de reloj de aplicación cercanas a las de sus primos procesadores porque (1) los recursos en los FPGAs no están equilibrados adecuadamente para operaciones de alta velocidad, (2) el CAD de FPGA no proporciona automáticamente las transformaciones necesarias para soportar esta operación, y (3) los retrasos en la interconexión pueden ser grandes y variar casi continuamente, complicando el mapeo de alta frecuencia. Introducimos un nuevo array de computación reconfigurable, el Array Reconfigurable Sincrónico de Alta Velocidad y Jerárquico (HSRA), y sus herramientas de soporte. Este paquete demuestra que los arrays de computación pueden lograr una operación eficiente y de alta velocidad. Hemos diseñado e implementado un componente prototipo en un diseño lógico de 0.4 m en un proceso de DRAM que soportará una operación de 250MHz para diseños mapeados por CAD.