Hsra

Es gibt kein inherentes Merkmal, das die Zykluszeiten von Field Programmable Gate Arrays (FPGA) oder Reconfigurable Computing (RC) Arrays zwangsläufig größer macht als die von Prozessoren im gleichen Prozess. Moderne FPGAs erreichen selten Anwendungstaktfrequenzen, die ihren Prozessorverwandten nahekommen, weil (1) die Ressourcen in den FPGAs nicht angemessen für den Hochgeschwindigkeitsbetrieb ausbalanciert sind, (2) FPGA- CAD nicht automatisch die erforderlichen Transformationen bereitstellt, um diesen Betrieb zu unterstützen, und (3) Interconnect-Verzögerungen groß sein können und fast kontinuierlich variieren, was die Hochfrequenzabbildung kompliziert. Wir führen ein neuartiges rekombinierbares Rechenarray, das High-Speed, Hierarchical Synchronous Reconfigurable Array (HSRA), und seine unterstützenden Werkzeuge ein. Dieses Paket demonstriert, dass Rechenarrays effizienten Hochgeschwindigkeitsbetrieb erreichen können. Wir haben eine Prototypkomponente in einem 0,4 m Logikdesign auf einem DRAM-Prozess entworfen und implementiert, die 250 MHz Betrieb für CAD-abgebildete Designs unterstützen wird.