L'informatique numérique supraconductrice (SDC) basée sur des jonctions Josephson (JJ) offre un potentiel significatif pour améliorer le débit de calcul et réduire la consommation d'énergie par rapport aux approches conventionnelles basées sur le CMOS à température ambiante. Les familles de logique supraconductrice actuelles présentent des caractéristiques diverses en matière de stratégies d'horloge, de gestion de l'énergie et de techniques d'encodage de l'information. Cet article passe en revue les avancées récentes dans les méthodes de calcul non conventionnelles spécifiquement conçues pour les circuits numériques supraconducteurs, en mettant l'accent sur le calcul temporel et les représentations de trains d'impulsions. Les techniques notables incluent la logique de course (RL), le calcul par train d'impulsions temporelles (U-SFQ) et les multiplicateurs temporels, chacun offrant des avantages de performance et de surface uniques adaptés aux implémentations supraconductrices. De plus, cet article passe en revue les innovations dans les architectures reconfigurables à grain grossier supraconductrices (CGRA), les architectures de communication sur puce spécifiques aux supraconducteurs, les interfaces de capteurs cryogéniques et l'électronique de contrôle pour l'informatique quantique. Enfin, nous mettons en évidence les défis de recherche qui devraient être abordés pour faciliter l'adoption généralisée de l'informatique numérique supraconductrice.
Michelogiannakis et al. (Tue,) ont étudié cette question.