Un classificateur d'apprentissage machine en mémoire robuste tolérant aux variations via un entraînement sur puce

Cet article présente un classificateur d'apprentissage machine en mémoire profonde robuste avec un entraîneur sur puce basé sur la descente de gradient stochastique (SGD) utilisant un tableau SRAM standard de 16 kB 6T. L'architecture en mémoire profonde (DIMA) améliore à la fois l'efficacité énergétique et le débit par rapport aux architectures numériques conventionnelles en lisant plusieurs bits par ligne de bit (BL) par cycle de lecture et en employant un traitement mixte dans la périphérie du tableau de cellules de bits. Bien que ces techniques améliorent l'efficacité énergétique et la latence, la nature analogique de DIMA la rend sensible aux variations de processus, de tension et de température (PVT), en particulier sous des oscillations de BL réduites. L'entraînement sur puce permet à DIMA de s'adapter aux variations spécifiques au puce en PVT ainsi qu'aux statistiques des données, ce qui améliore encore son efficacité énergétique. Le prototype d'IC en CMOS 65 nm démontre cette amélioration en réalisant une machine à vecteurs de support entraînable sur puce. En apprenant des poids spécifiques à la puce, l'entraînement sur puce permet un fonctionnement robuste sous une oscillation de BL réduite, ce qui entraîne une réduction de 2,4 fois de l'énergie par rapport à un DIMA entraîné hors puce. Le prototype d'IC en CMOS 65 nm consomme 42 pJ/décision à 32 M décisions/s, correspondant à 3,12 TOPS/W (1 OP = un MAC 8-b × 8-b) lors de l'inférence, réalisant ainsi une réduction de 21 fois en énergie et de 100 fois en produit énergie-délai par rapport à une architecture numérique conventionnelle. Le coût énergétique de l'entraînement est <;26 % par décision pour des tailles de lot SGD de 128 et plus.