Key points are not available for this paper at this time.
Les récentes avancées dans l'ingénierie neuromorphique pour le calcul de type cérébral et les prothèses neuronales convergent vers la réalisation d'ensembles synaptiques électroniques approchant la densité d'intégration et l'efficacité énergétique du cerveau humain. Un obstacle majeur dans ce développement est le routage synaptique en temps réel dans une architecture de neurones à spikes à grande échelle. Nous présentons ici une architecture de communication de routage d'événements d'adresse hiérarchique (HiAER) pour le routage d'événements neuronaux dans un système neuromorphique à grande échelle reconfigurable. Les événements neuronaux sont routés en temps réel à travers des connexions synaptiques avec des paramètres configurables gouvernant la connectivité, la force synaptique et le délai axonal. L'architecture HiAER est implémentée sur une plateforme matérielle avec cinq cœurs FPGA Xilinx Spartan-6.
Park et al. (Mar), ont étudié cette question.