Optimisations de la bande passante mémoire pour les machines à large bus

Les auteurs décrivent et évaluent l'efficacité de certaines techniques d'amélioration du code conçues pour tirer parti des machines à large bus (WBM) : c'est-à-dire un microprocesseur avec une largeur de bus mémoire d'au moins deux fois la taille du type de données entier traité par le processeur et supposé par le programmeur. Ils discutent de certaines optimisations du compilateur qui tirent parti de la bande passante accrue disponible grâce à un large bus. Les enquêtes montrent que les WBM peuvent s'attendre à une réduction des cycles de bus mémoire de l'ordre de 5 à 15 %. En utilisant de nouveaux algorithmes d'amélioration du code conçus pour exploiter la disponibilité d'un large bus, les études montrent que, pour de nombreux algorithmes peu sensibles à la mémoire, il est possible de réduire le nombre de chargements et de stockages mémoire de 30 à 40 %.