Key points are not available for this paper at this time.
Les avancées récentes en ingénierie neuromorphique pour l'informatique semblable à celle du cerveau et les prothèses neurales convergent vers la réalisation d'ensembles synaptiques électroniques approchant la densité d'intégration et l'efficacité énergétique du cerveau humain. Un des principaux obstacles à ce développement est la réalisation pratique de modèles complexes basés sur la conductance des dynamiques neurales et synaptiques biophysiques dans l'électronique à l'échelle nanométrique. Ici, nous présentons de telles réalisations hautement compactes et à faible consommation, où chaque conductance est implémentée à l'aide d'un seul transistor MOS fonctionnant sous-seuil. Trois réalisations alternatives sont présentées, implémentant des transformations en domaine logarithmique des dynamiques basées sur la conductance à l'aide de l'échelonnement du courant translinéaire, de l'échelonnement de la capacité et de l'échelonnement de la tension. Les simulations au niveau des transistors valident la linéarité des dynamiques de conductance-capacité neurale et synaptique d'un seul transistor dans un processus CMOS de 90 nm.
Yu et al. (Ven,) ont étudié cette question.