RRAM-DNN : Un accélérateur DNN tout-en-un avec RRAM et compression de modèle

Cet article présente un accélérateur de réseau de neurones profond (DNN) écoénergétique avec une mémoire à accès aléatoire résistive intégrée non volatile (RRAM) pour des applications d'apprentissage automatique (ML) sur mobile. Cet accélérateur DNN met en œuvre l'élagage de poids, la quantification non linéaire et le codage Huffman pour stocker tous les poids sur RRAM, permettant un traitement sur puce unique pour de grands modèles de réseau de neurones sans mémoire externe. Une architecture parallèle et programmable à quatre cœurs s'adapte à diverses configurations de réseaux de neurones avec une utilisation élevée. Nous introduisons un macro RRAM personnalisé avec un amplificateur de détection compensant le décalage dynamique (DCOCSA) qui atteint un décalage d'entrée sub-microampère. Le schéma de décompression sur puce et de résilience aux erreurs mémoire permet 16 millions (M) de poids de 8 bits (décompressés) sur une seule puce utilisant 24 Mb RRAM. Le RRAM-DNN proposé est le premier accélérateur DNN numérique présentant 24 Mb RRAM comme stockage de poids tout-en-puce pour éliminer les accès mémoire hors puce consommateurs d'énergie. Le design fabriqué exécute le processus d'inférence complet du modèle ResNet-18 tout en consommant 127,9 mW de puissance dans un CMOS TSMC-22 nm ULL. L'accélérateur RRAM-DNN atteint une performance de pointe de 123 GOPs avec une précision de 8 bits, exhibant une efficacité énergétique mesurée de 0,96 TOPs/W.