Stratégies de placement pour les architectures de tissu FPGA 2.5D

Les FPGA tirent parti de la technologie d'empilement 2.5D pour fabriquer des dispositifs hétérogènes de grande capacité et haute performance à des coûts raisonnables. Les outils EDA doivent être conscients et exploiter les caractéristiques physiques de ces dispositifs, par exemple le nombre réduit de connexions entre les SLR, la rareté de l'occurrence des canaux SLL dans le tissu, et les rapports d'aspect des SLR individuels. Nous mettons en œuvre un placeur basé sur la partition pour explorer diverses options EDA afin de tirer parti des caractéristiques architecturales des FPGA 2.5D. Nous améliorons la routabilité des conceptions en optimisant le placeur pour les canaux SLL discrets et les comptes de connexions réduits. Nous proposons un calendrier de coupe pour le partitionneur afin d'orienter le placement en tenant compte du rapport d'aspect des SLR pour améliorer les demandes de pistes au sein de chaque SLR.