電力線における高速故障分類：理論とFPGAベースの実装

本論文では、伝送線における故障検出と分類のための高速かつハードウェア効率の良い論理を提示し、フィールドプログラマブルゲートアレイ（FPGA）を用いて実装しました。一般目的のSPARTAN3E FPGAを用いてプロトタイプを開発し、すべてのコーディングは非常に高速度集積回路（VHDL）というハードウェア記述言語を使用して行いました。提案された論理は、1端子の電流サンプルのみを使用し、ウェーブレット解析に基づいています。処理後の電流信号に含まれる高周波成分の量に応じて、故障は10種類に分類されます。MATLABのリアルタイムウィンドウターゲットツールボックスを使用して、リアルタイムでプロトタイプに電流信号入力を適用しました。故障が接地に関与する場合に、信頼性と正確さを高めるために、固定しきい値ではなく適応しきい値が選択されます。故障分類時間は6 msで、電力周波数サイクル（20 ms）の約1/3に相当します。このアルゴリズムでは、最初のレベルで高周波の詳細のみを用いるため、他のウェーブレット変換ベースのアルゴリズムと比較して高い計算効率が達成されます。提案された論理の妥当性は、電磁過渡プログラム/代替過渡プログラムでモデル化されたシステム上でのさまざまな種類の故障をシミュレーションすることによって徹底的にテストされました。提案された論理は、故障抵抗が存在する場合でも非常に信頼性が高く正確であることが確認されました。