उच्च गति दोष वर्गीकरण पावर लाइनों में: सिद्धांत और FPGA-आधारित कार्यान्वयन

यह पेपर ट्रांसमिशन लाइनों में दोष पहचान और वर्गीकरण के लिए एक तेज़ हार्डवेयर-कुशल तर्क प्रस्तुत करता है, जिसे एक फील्ड-प्रोग्रामेबल गेट एरे (FPGA) का उपयोग करके कार्यान्वित किया गया है। प्रोटोटाइप विकसित करने के लिए सामान्य उद्देश्य का SPARTAN3E FPGA इस्तेमाल किया गया था, जिसमें सभी कोडिंग एक हार्डवेयर वर्णन भाषा (HDL) जिसे वेरी हाई स्पीड इंटीग्रेटेड सर्किट (VHDL) कहा जाता है, का उपयोग करके की गई थी। प्रस्तावित तर्क केवल एक-पाश श्रृंखला धारा नमूनों का उपयोग करता है और वेवलेट विश्लेषण पर आधारित है। प्रसंस्करण के बाद धारा संकेतों में उच्च आवृत्ति घटकों की मात्रा के आधार पर, दोषों को दस प्रकारों में वर्गीकृत किया गया है। MATLAB का रियल टाइम विंडोज़ टारगेट टूलबॉक्स वर्तमान संकेत इनपुट को प्रोटोटाइप पर रियल टाइम में लागू करने के लिए इस्तेमाल किया गया। जमीन से संबंधित दोषों के मामले में एक निश्चित थ्रेशोल्ड के बजाय एक अनुकूली थ्रेशोल्ड मूल्य का चयन किया जाता है, ताकि वर्गीकरण विश्वसनीय और सटीक हो सके। दोष वर्गीकरण का समय 6 ms है, जो शक्ति आवृत्ति चक्र (20 ms) का लगभग 1/3 है। पहले स्तर पर केवल उच्च आवृत्ति विवरणों का उपयोग करते हुए अन्य वेवलेट-परिवर्तित एल्गोरिदम की तुलना में अत्यधिक गणनात्मक दक्षता हासिल की जाती है। प्रस्तावित तर्क की वैधता को इलेक्ट्रोमैग्नेटिक ट्रांसिएंट प्रोग्राम/वैकल्पिक ट्रांसिएंट प्रोग्राम में मॉडल किए गए सिस्टम पर विभिन्न प्रकार के दोषों का अनुकरण करके पूरी तरह से परीक्षण किया गया था। प्रस्तावित तर्क को दोष प्रतिरोध की उपस्थिति में भी अत्यधिक विश्वसनीय और सटीक पाया गया।