Key points are not available for this paper at this time.
이 기사는 딥 서브 쓰레숄드 혼합 신호 회로가 공급 제약이 있는 에너지 수확 IoT 센싱 응용 프로그램에 중간에서 고성능을 제공할 수 있는 가능성을 보여줍니다. 이 노력은 초저전압 (ULV) 0.2-V 개방 루프 VCO 기반 아날로그-디지털 변환기 (ADC)의 설계 및 구현을 캡슐화합니다. 복제 VCO는 변동 인식 VCO 아날로그 선형화를 용이하게 합니다. 비트 주파수 추출, 위상 보간 및 위상 접기 위한 아날로그 위상 도메인 신호 처리 (APSP) 기술은 전압-주파수 아날로그 회로 및 주파수-디지털 동기 디지털 하드웨어에 대한 제약을 완화합니다. 고속 다상 주파수-디지털 변환기 (FDC) 및 다중 속도 디지털 백 엔드는 35 MS/s의 샘플링 속도를 가능하게 합니다. ADC 프로토타입은 28-nm CMOS에서 구현되었으며, 80-/160-kHz 대역폭 (BW)에서 64.4/59.9 dB의 피크 SNDR을 달성하였고, 이에 상응하는 ENOB은 10.4/9.7입니다. ADC 코어는 0.12 mm²의 활성 면적을 차지하며 15.9 W를 소모하며, 해당 BW 구성에서 각각 73.3/61.5 fJ/c-s 및 161.4/159.9 dB의 Walden 및 Schreier FoM을 제공합니다. 여러 IC와 공급 전압에 걸쳐 측정된 값이 변동 인식 딥 서브 쓰레숄드 개방 루프 ADC의 가치를 확립합니다.
Nguyen et al. (수,), 이 질문을 연구했습니다.