Key points are not available for this paper at this time.
A síntese lógica é uma etapa crucial no design de circuitos integrados, e a otimização de energia é uma parte indispensável desse processo. No entanto, a otimização de energia para circuitos lógicos de Reed-Muller de Polaridade Mista (MPRM) em grande escala é um problema NP-difícil. Neste artigo, dividimos circuitos booleanos em circuitos de pequena escala com base na ideia de dividir e conquistar, usando a Estratégia de Agrupamento Dinâmico Adaptativo (DAGS) proposta e o modelo de decomposição de circuitos (CDM) proposto. Cada circuito booleano de pequena escala é transformado em um circuito lógico MPRM por um algoritmo de transformação de polaridade. Com base na integração em nível de porta, integramos circuitos de pequena escala em um circuito MPRM e em um Circuito Lógico Duplo Booleano (RBDL). Além disso, o problema de otimização de energia dos circuitos RBDL é um problema de otimização combinatória multi-tarefa, multi-extremal e de alta dimensão, para o qual propomos um Algoritmo Inteligente Multi-tarefa Adaptativo (AMIA), que inclui otimização de tarefas globais, reprodução populacional, transferência de conhecimento valioso (VKT) e exploração local para buscar a menor energia para circuitos RBDL. Além disso, com base no Algoritmo de Decomposição de Potência Rápida (FPDA) proposto, propomos uma Abordagem de Otimização de Potência (POA) para um circuito RBDL com a menor potência usando o AMIA. Resultados experimentais baseados nos circuitos de teste Benchmark do Centro de Microeletrônica da Carolina do Norte (MCNC) demonstram a eficácia e a superioridade da POA em comparação com as POAs de última geração.
Wu et al. (Wed,) estudaram esta questão.