Un nuevo diseño de arquitectura de sumador completo eficiente en área utilizando compuertas lógicas reversibles

En los últimos años, el diseño de sumadores completos reversibles ha atraído una cantidad sustancial de atención debido a las aplicaciones potenciales que tienen en disciplinas en desarrollo como la computación cuántica, la computación de bajo consumo y los sistemas informáticos basados en lógica reversible. Las compuertas lógicas reversibles son componentes fundamentales en dichos sistemas, ya que consumen cero energía cuando sus entradas y salidas están perfectamente correlacionadas. Los circuitos lógicos combinatorios convencionales enfrentan desafíos tales como la pérdida de información y la ineficiencia energética, que la computación reversible aborda manteniendo los bits de entrada en la salida, ofreciendo así una solución potencial para mejorar la eficiencia. La eficiencia del procesador se ve gravemente afectada por los sumadores ya que son fundamentales para las unidades aritméticas y lógicas. Utilizando compuertas reversibles como las compuertas de Peres, Toffoli y Feynman, el artículo ilustra el diseño y desarrollo de un sumador completo. Proponemos un sumador completo reversible tolerante a la energía y de bajo consumo que optimiza el uso de energía, disminuye las ancillas, minimiza las salidas de basura y reduce el costo cuántico aprovechando los conceptos de diseño de reversibilidad. Este estudio proporciona valiosos conocimientos sobre las consideraciones de diseño y los desafíos asociados con los sumadores completos reversibles, allanando el camino para el desarrollo de arquitecturas de computación reversible eficientes y escalables. Estos circuitos lógicos reversibles son verificados y simulados utilizando el software Vivado 2022.2.