用于工业成像异构SoC中实时仿射变换的基于FPGA的可重构加速器

实时仿射变换作为工业相机和扫描仪图像校正与配准的核心操作，面临着插值计算开销高和数据访问效率低下等挑战。在本研究中，我们提出了一种基于异构片上系统（SoC）的可重构加速器架构。该架构将任务解耦为控制通路和数据通路：处理系统（PS）中的ARM核心负责参数矩阵生成与调度，而可编程逻辑（PL）中基于FPGA的加速模块则实现所提出的PATRM算法。通过结合无乘法设计和仿射矩阵特性，PATRM采用Q15.16定点计算和AXI4突发传输，实现了高效的块数据预取和流水线处理。实验结果表明，针对2095×2448分辨率的图像，该加速器达到了25 frames per second (FPS)的处理速度，相当于128.21 M pixel/s的吞吐量，比Block AT基准快5.3×，峰值信噪比（PSNR）超过26 dB。该加速器具有资源消耗低和动态可重构的特点，能够满足工业扫描仪校正及其他高性能图像处理任务的实时性要求。