El camino hacia la preparación de herramientas EDA en 3D

Los SoCs/SIPs de hoy enfrentan numerosos desafíos de diseño a medida que la mayor integración de componentes del sistema en un solo chip estira los límites de la tecnología y la capacidad de diseño. La integración 3D, donde múltiples chips se apilan e interconectan en la dimensión vertical mediante vías a través del silicio (TSVs), es probablemente la mejor esperanza para llevar los circuitos integrados a lo largo (e incluso más allá) del camino de la ley de Moore en el siglo XXI. Sin embargo, la adopción exitosa de circuitos integrados 3D requerirá, entre otras cosas, modificaciones a las herramientas EDA para habilitar el diseño de circuitos integrados 3D. En este documento, identificamos las etapas clave en EDA que necesitan modificaciones para manejar circuitos integrados 3D, destacamos los desafíos y revisamos las soluciones existentes, si es que existen. Siempre que sea apropiado, en una etapa particular, también proporcionamos características preferidas de las soluciones necesarias para habilitar el diseño de circuitos integrados 3D con la menor cantidad de interrupciones.