Um chip de IA analógica para reconhecimento e transcrição de fala com eficiência energética

Modelos de inteligência artificial (IA) que têm bilhões de parâmetros podem alcançar alta precisão em uma variedade de tarefas, mas acentuam a fraca eficiência energética dos processadores convencionais de propósito geral, como unidades de processamento gráfico ou unidades de processamento central. A computação analógica em memória (IA analógica) pode proporcionar melhor eficiência energética ao realizar multiplicações de matriz-vetor em paralelo em 'tiles de memória'. No entanto, a IA analógica ainda não demonstrou precisão equivalente em software (SWeq) em modelos que exigem muitos desses tiles e comunicação eficiente das ativações de rede neural entre os tiles. Aqui, apresentamos um chip de IA analógica que combina 35 milhões de dispositivos de memória de mudança de fase em 34 tiles, comunicação inter-tile massivamente paralela e circuitos periféricos analógicos de baixo consumo que podem alcançar até 12,4 tera-operações por segundo por watt (TOPS/W) de desempenho sustentado pelo chip. Demonstramos precisão SWeq totalmente de ponta a ponta para uma pequena rede de detecção de palavras-chave e precisão quase SWeq no muito maior transdutor de rede neural recorrente (RNNT) MLPerf, com mais de 45 milhões de pesos mapeados em mais de 140 milhões de dispositivos de memória de mudança de fase em cinco chips.