Una convolución 2D escalable de alto rendimiento basada en FPGA

Los sistemas de detección de objetos integrados exigen módulos de hardware de convolución 2D que consuman menos recursos de procesamiento y almacenamiento y procesen cuadros con alto rendimiento y alta resolución. Las soluciones existentes abordan los problemas de rendimiento, recursos y precisión de manera aislada. Este trabajo introduce estrategias de optimización de recursos para el procesamiento de módulos de convolución 2D, como el intercambio temporal y espacial de memoria entre unidades de núcleo. Este trabajo propone una nueva estrategia para alinear pesos entre unidades utilizando desplazamiento rotacional, lo que permite dividir la misma memoria en varias unidades de núcleo. En un estudio de caso de detección de peatones basado en máquinas de soporte vectorial (SVM), la solución propuesta redujo la cantidad de memoria, elementos lógicos y registros en más de la mitad en comparación con soluciones no optimizadas. Las estrategias propuestas lograron resultados significativos utilizando la pirámide de imágenes, disminuyendo casi una cuarta parte de los recursos generales. La nueva estrategia propuesta no redujo el rendimiento del detector ya que no interrumpió el flujo de procesamiento. La solución propuesta alcanzó 14 niveles de la pirámide de imágenes y resolución Full HD, con resultados en precisión, rendimiento de procesamiento, ocupación de recursos y disipación de energía superiores a los detectores de peatones basados en SVM existentes. Adoptar estas estrategias puede proporcionar resultados prometedores en modelos de aprendizaje profundo embebidos.