ジョセフソン集積回路の製造プロセス

実験用ジョセフソン集積回路の製造プロセスが説明されており、主に真空蒸着したPb合金とSiOフィルムをフォトレジストのステンシルリフトオフでパターン化して使用しています。プロセスは、接合電極、トンネルバリア形成、レイヤーパターン化、デバイスジオメトリ、最小ライン幅において以前報告されたものから進化しています。接合ベース電極、干渉計制御、および接続ラインを形成するために、Pb-In(12 wt%)-Au(4 wt%)合金のフィルム（厚さ200～800 nm）が使用されています。トンネルバリアは、ベース電極フィルム上に熱酸化とその後のrf-酸素プラズマでのスパッタエッチングによって形成されます。接合対電極は400 nm厚のPb-Bi(29 wt%)合金フィルムから形成されます。接地プレーンは、300 nm厚のNbフィルムから部分的に代替エッチングでパターン化され、液体陽極酸化によって形成されたNb2O5層によって絶縁されています。終端抵抗器、負荷抵抗器、およびダンピング抵抗器を形成するために、金属間化合物AuIn2（30～43 nm厚）のフィルムが使用されています。SiOフィルムは、層間絶縁、干渉計内の接合領域の定義、および保護コーティングとして使用されます。レイヤーパターン化は主にフォトレジストのリフトオフステンシルによって達成されます。このプロセスを利用することにより、幅が約2.5 µmのラインを持つ約100個の干渉計を含む実験用ロジックおよびメモリ回路が成功裏に製造されました。