Projeto de arquiteturas de acesso para teste em sistema-em-chip sob restrições de colocação e roteamento e consumo de energia

O acesso ao teste é um problema difícil encontrado na testagem de designs de sistema-em-chip (SOC) baseados em núcleos. Como os núcleos embutidos em um SOC não são acessíveis diretamente através das entradas e saídas do chip, mecanismos de acesso especiais são necessários para testá-los em nível de sistema. Propomos arquiteturas de acesso ao teste baseadas em programação linear inteira (ILP) que incorporam restrições de colocação e roteamento provenientes das interconexões funcionais entre núcleos, bem como restrições em nível de sistema sobre o consumo de energia. Como estudo de caso, aplicamos os modelos ILP a dois SOCs representativos e os resolvemos usando um pacote de software ILP de domínio público.