Key points are not available for this paper at this time.
将来のコンピューティングワークロードは、大量の異なる幅のデータに対して比較的単純な計算を行うアーキテクチャの能力を強調するでしょう。本論文では、これらの種類の計算を加速するよう最適化された新しい再構成可能なファブリックアーキテクチャであるPipeRenchについて説明します。PipeRenchは、迅速で堅牢なコンパイラを可能にし、前方互換性をサポートし、構成を仮想化することにより、他のファブリックに存在する固定サイズの制約を取り除きます。初めて、処理要素のビット幅が性能に与える影響を探求し、PipeRenchアーキテクチャがコンパイラのニーズとシリコンの現実をバランスさせるよう最適化されていることを示します。最後に、特定のコンピューティングカーネルにおいて極端な性能向上（最新のRISCプロセッサに対して最大190倍）を実証し、この加速がアプリケーションのスピードアップにどのように関連するかを分析します。 1. はじめに コンピューターデバイスのワークロードは急速に変化しています。デスクトップでは、デジタルメディアの統合が進んでいます...
Goldsteinら（Sat）は、この問題を研究しました。