Arquiteturas de Hardware Eficientes para Redes Neurais Convolucionais Profundas

A rede neural convolucional (CNN) é a abordagem de aprendizado profundo mais avançada empregada em várias aplicações. Implementações de CNN em tempo real em sistemas embarcados com recursos limitados estão se tornando altamente desejadas recentemente. Para garantir a flexibilidade programável e encurtar o período de desenvolvimento, uma matriz de portas programáveis em campo é apropriada para implementar os modelos de CNN. No entanto, a largura de banda limitada e o armazenamento de memória em chip são os gargalos da aceleração de CNN. Neste artigo, propomos arquiteturas de hardware eficientes para acelerar modelos profundos de CNN. A derivação teórica do algoritmo de resposta ao impulso finita paralelo rápido (FFA) é introduzida. Com base nos FFAs, as unidades de convolução rápidas correspondentes (FCUs) são desenvolvidas para o cálculo das convoluções nos modelos de CNN. Novos esquemas de armazenamento e reutilização de dados são propostos, onde todos os pixels intermediários são armazenados em chip e o requisito de largura de banda é reduzido. Escolhemos uma das maiores e mais precisas redes, VGG16, e a implementamos nas placas Xilinx Zynq ZC706 e Virtex VC707, respectivamente. Obtivemos uma precisão top-5 de 86,25% usando um método de quantização não uniforme de distância igual. Estima-se que as performances médias sejam de 316,23 GOP/s sob uma frequência de trabalho de 172 MHz no Xilinx ZC706 e 1250,21 GOP/s sob uma frequência de trabalho de 170 MHz no VC707, respectivamente. Em resumo, o design proposto supera significativamente os trabalhos existentes, em particular, superando designs relacionados em mais de duas vezes em termos de eficiência de recursos.