Key points are not available for this paper at this time.
재사용 가능한 코어, 즉 사전 설계된 지적 재산(IP) 블록으로 구성된 칩은 IC 기반 시스템 설계의 중요한 부분이 되었습니다. 임베디드 코어를 사용하면 단일 다이에 수백만 개의 게이트 밀도를 가진 고복잡도 시스템 칩을 설계할 수 있습니다. 시스템 칩에서 사전 설계된 IP 코어의 사용 증가로 테스트의 복잡성이 더해집니다. 시스템 칩을 적절히 테스트하려면 테스트 솔루션을 개별 코어에 통합해야 하며, 그런 다음 개별 코어의 테스트를 일정에 따라 조정하고 칩 수준 테스트로 조합해야 합니다. 그러나 다수의 다양한 출처에서 코어의 사용이 증가함에 따라, 코어 테스트의 플러그 앤 플레이를 가능하게 하는 표준 메커니즘을 만드는 것이 필수적입니다. 이 논문은 코어 기반 시스템 칩의 테스트에서의 일반적인 문제를 논의하고 해당 테스트 솔루션을 설명합니다. 일반적인 테스트 요구사항에 집중하며, 코어 테스트와 그 호스트 시스템 온 칩 간의 인터페이스를 표준화하기 위한 IEEE P1500 작업 그룹의 진행 중인 표준화 노력들을 소개합니다.
Y. Zorian (금요일,)은 이 질문을 연구했습니다.