Um gerador de números aleatórios verdadeiro embutido para FPGAs

Os Field Programmable Gate Arrays (FPGAs) são uma escolha cada vez mais popular de plataforma para a implementação de sistemas criptográficos. Até recentemente, os projetistas que utilizavam FPGAs tinham opções menos do que ideais para uma fonte de bits verdadeiramente aleatórios. Neste artigo, estendemos uma técnica que utiliza jitter em chip e PLLs para uma classe muito maior de FPGAs que não contêm PLLs. Nosso projeto utiliza apenas os Blocos Lógicos Configuráveis (CLBs) comuns a todos os FPGAs e possui uma capacidade de autoteste. Usando o jitter intrínseco contido em circuitos digitais, produzimos bits aleatórios a velocidades de até 0,5 Mbits/segundo com boas características estatísticas. Discutimos os desafios de engenharia de extrair bits aleatórios de circuitos digitais e reportamos os resultados da execução de testes estatísticos padrão (NIST) sobre a saída gerada pelo nosso sistema.