D2D-Twin: Benchmarking Large Language Models on Datasheet-to-Digital-Twin Synthesis for Peripheral Hardware Emulators

虚拟外设原型和寄存器级行为仿真器是现代电子设计自动化(EDA)和嵌入式固件开发的基础基础设施。虽然代码专用大型语言模型(LLM)在通用软件生成和Verilog寄存器传输级(RTL)综合方面取得了显著成功,但它们直接从技术数据手册合成可执行且寄存器准确数字孪生的能力仍大多未知。 本文介绍了D2D-Twin,这是首个确定性、零LLM作为评判的基准测试,专门用于评估外设IC仿真器中数据表到数字孪生合成的LLMs。D2D-Twin 精选了17款代表性的工业外设集成电路,涵盖传感器、精密数字转换器、电源监控器、运动控制器和PoE接口。基于单写、人工验证的黄金中间表示(Gold IR),代码LLM被提示合成可执行的Python寄存器模拟器,这些模拟器基于通用黑盒pytest框架(MD5:8cf0854d4779467bc8e472ee4fb97023),涵盖8个行为规范维度。 在612次完整评估的合成器运行中(N=408,Qwen2.5-Coder-14B,n=24,N=204,DeepSeek-Coder-6.7B,n=12),我们的实证发现显示代码LLM存在关键架构缺陷:(1)子寄存器比特场持久性缺失:模型主要采用单体整数存储反模式,导致只读保护失败率为49.2%,比特场持久性为71.1%;(2)读写地址混叠盲:模型在双指针别名寄存器上表现出灾难性的100.0%失败率(48/48);(3)厂商IP模板污染:模型在多个产品线中出现相同模板,导致自清除复位位失效率达53.7%;以及(4)复杂性崩溃:特殊语义寄存器计数与合成传递率之间存在强负Spearman秩相关性(rho = -0.828,p = 0.0001)。所有评估工具、金级IRs和生成的代码样本均开源于GitHub和Hugging Face。