Cet article examine l'effet du retard de fil sur la conception des additionneurs préfixes lorsque la technologie passe de 250 nm à 70 nm. La simulation est basée sur des paramètres de NTRS'97 et utilise un modèle analytique de retard de fil qui prend en compte l'effet de répartition et la nature distributive de la capacité et de la résistance des fils. Les résultats de simulation montrent que le retard de fil dépasse souvent le retard logique et domine le retard du chemin critique des additionneurs préfixes dans de nombreux cas. Pour une technologie donnée, la contribution du retard de fil augmente de manière constante avec l'élargissement de l'additionneur. Cependant, à mesure que la taille des caractéristiques diminue, la contribution du retard de fil diminue lentement. Les données de simulation impliquent également qu'il y a peu de nécessité de considérer la résistance des fils. D'autre part, l'effet de la capacité de couplage des fils joue un rôle critique dans la performance des additionneurs préfixes.
Huang et al. (Mon,) ont étudié cette question.