एंबेडेड मेमोरी में प्रक्रिया विविधता: विफलता विश्लेषण और विविधता-सचेत आर्किटेक्चर

उपकरण के आयामों के स्केलिंग के साथ, उपकरण के चैनल क्षेत्र में डोपेंट परमाणुओं की संख्या और स्थिति में सूक्ष्मात्मक विविधताएँ उपकरण की विशेषताओं जैसे थ्रेशोल्ड वोल्टेज में बढ़ती हुई सीमित विद्युत विचलन उत्पन्न करती हैं। ये परमाणु स्तर की अंतर्निहित उतार-चढ़ाव बाहरी नियंत्रण द्वारा समाप्त नहीं किए जा सकते हैं और ये सामान्यतः क्षेत्र-प्रतिबंधित सर्किट जैसे SRAM सेल में प्रयुक्त न्यूनतम- geometries ट्रांजिस्टर में सबसे स्पष्ट होते हैं। परिणामस्वरूप, उम्मीद की जाती है कि 50-नैम प्रौद्योगिकियों में प्रक्रिया विविधताओं के कारण मेमोरी में बड़ी संख्या में सेल दोषपूर्ण होंगे। यह पेपर प्रक्रिया विविधताओं के तहत SRAM सेल विफलताओं का विश्लेषण करता है और उच्च प्रदर्शन अनुप्रयोगों के लिए उपयुक्त नए विविधता-सचेत कैश आर्किटेक्चर का प्रस्ताव करता है। प्रस्तावित आर्किटेक्चर दोषपूर्ण सेल से बचने के लिए कैश का अनुकूलन करता है, जिससे उपज में सुधार होता है। यह योजना प्रोसेसर आर्किटेक्चर के लिए पारदर्शी है और ऊर्जा और क्षेत्र का नगण्य ओवरहेड है। 32 K डायरेक्ट मैप L1 कैश पर प्रयोगात्मक परिणाम यह दिखाते हैं कि प्रस्तावित आर्किटेक्चर मूल 33% की तुलना में 93% की उपज प्राप्त कर सकता है। Simplescalar सिमुलेशन यह दिखाता है कि प्रस्तावित आर्किटेक्चर का उपयोग करके डेटा और निर्देश कैश को डिज़ाइन करने से अधिकतम दोषपूर्ण सेल वाले चिप्स के लिए CPU प्रदर्शन में क्रमशः 1.5% और 5.7% की औसत कमी होती है (SPEC 2000 बेंचमार्क पर)।