Kontrolle der Kurzkanaleffekte in Deep-Submicron SOI MOSFETs zur Verbesserung der Zuverlässigkeit: Eine Übersicht

Dieses Papier untersucht die Leistungsverschlechterung eines MOS-Devices, das auf Silicon-on-Insulator (SOI) hergestellt wurde, aufgrund der unerwünschten Kurzkanaleffekte (SCE), da die Kanallänge verkürzt wird, um der wachsenden Nachfrage nach Hochgeschwindigkeits-Ultra-Low-Power-ULSI-Anwendungen gerecht zu werden. Die Übersicht bewertet aktuelle Vorschläge zur Umgehung der SCE in SOI MOSFETs und präsentiert eine kurze Bewertung der Stärken und Schwächen, die spezifisch für jeden Versuch sind. Eine neue Gerätearchitektur, genannt Dual-Material-Gate (DMG) SOI MOSFET, wird diskutiert und ihre Wirksamkeit bei der Unterdrückung von SCEs wie drain-induzierten Barrieresenkungen (DIBL), Kanallängenmodulation und heißen Trägerschichteffekten, die alle die Zuverlässigkeit ultra-kleiner Geometrie MOSFETs beeinflussen, wird bewertet.