高阈值低开销容错量子存储器

摘要 物理错误的积累1–3阻碍了当前量子计算机中大规模算法的执行。量子错误更正4通过将k个逻辑量子比特编码到n个物理量子比特上提供了解决方案，从而使物理错误被抑制到足够程度以允许以可接受的保真度运行所需的计算。一旦物理错误率低于一个阈值，该阈值取决于量子编码、 syndrome 测量电路和解码算法的选择5，量子错误更正就变得可实际实现。我们提出了一种端到端的量子错误更正协议，该协议基于一系列低密度奇偶校验码6实现容错存储。我们的方法在标准电路噪声模型下达到了0.7%的错误阈值，与表面代码7–10齐平，后者在过去20年中在错误阈值方面一直是领先的编码。我们家族中长度为n的代码所需的 syndrome 测量周期需要n个辅助量子比特和一个深度为8的电路，使用CNOT门、量子比特初始化和测量。所需的量子比特连通性是一个由两个边不相交的平面子图组成的6度图。特别是，我们展示了假设物理错误率为0.1%，使用288个物理量子比特的情况下，可以在接近100万个syrnrome周期内保留12个逻辑量子比特，而表面代码需要将近3000个物理量子比特才能实现上述性能。我们的发现使得低开销的容错量子存储器的演示成为近期量子处理器可实现的目标。