用于高速差分互连的 PCB 通道优化技术

信号完整性 (SI) 性能在很大程度上依赖于通道设计的干净程度，包括阻抗匹配、插入损耗、反射噪声和信号回路路径。本文总结了对 USB3.2 Gen2 (10Gbps) 信号的布局优化研究，包括我们对通孔 Stub 设计、连接器布线入层、接地通孔缝合的放置以及组件引脚空洞大小的建议。采用提出的通道优化技术，信号眼宽裕度显著改善。通过改进的通道设计，USB3.2 Gen2 预计能够支持从芯片到连接器的更长布线长度，而无需添加中继器。这将为计算平台设计提供成本节省。