大容量最后一级缓存（L3C）的技术比较：低漏电SRAM、低写入能量STT-RAM和刷新优化eDRAM

大容量最后一级缓存（L3C）常用于弥合处理器与内存之间的性能和功耗差距。虽然传统处理器将缓存实现为SRAM，但STT-RAM（MRAM）和eDRAM等技术已被用于或考虑用于L3C的实现。这些技术各自都有固有的缺陷：SRAM的密度较低且漏电流高；STT-RAM的写入延迟和写入能耗高；而eDRAM需要进行刷新操作。随着未来处理器预期具有更大的最后一级缓存，本文的目标是研究使用这些技术实现L3C所涉及的权衡。为了对SRAM、STT-RAM和eDRAM L3C进行有用的比较，我们详细建模，并应用低功耗技术来解决它们各自的缺陷。我们优化SRAM以降低漏电，并优化STT-RAM以降低写入能量。此外，我们将eDRAM的刷新减少方案分类为两类，并展示使用死线预测消除不必要刷新操作的有效性。通过全系统模拟对这些技术进行的比较表明，所提出的刷新减少方法使得eDRAM成为实现L3C的可行、节能技术。