Bewertung von Leistung, Performance und Flächenbedarf über 180nm-28nm Technologie-Knoten basierend auf Benchmark-Schaltungen

In dieser Studie haben wir eine Methode vorgeschlagen, die die Leistungs-, Performance- und Flächenbedarfsmerkmale (PPA) von CMOS-Prozessen über mehrere Technologie-Knoten effizient und umfassend bewerten kann. Gemäß den International Semiconductor Technology Roadmaps (ITRS) haben wir eine Reihe von Benchmark-Ringoszillator-Schaltungen (RO) entworfen und implementiert, indem wir einen vollständigen Downsizing-Ansatz vom 180nm-Halb-Pitch-Knoten zum 28nm-Knoten verwendet haben. Gleichzeitig haben wir Simulationen, Analysen und Layout-Design für RO-Schaltungen basierend auf sechs Niedrig-Leckage (LL) Prozessen durchgeführt: 180nm, 130nm, 90nm, 65nm, 40nm und 28nm Prozesse. Durch longitudinale Analysen und den Vergleich der PPA-Merkmale dieser sechs Prozesse können wir die Prozessqualität besser verstehen und einige verlässliche Schlussfolgerungen ziehen, um Designmetriken zu leiten. Die vorgeschlagene Methode und die Benchmark-Schaltungen können gut auf zukünftige fortgeschrittene Technologie-Knoten ausgeweitet werden.