Mit der Verlangsamung des Moore'schen Gesetzes stehen konventionelle monolithische Chiparchitekturen vor Herausforderungen wie übermäßigen Die-Größen und prohibitive Herstellungskosten. Folglich haben sich Chiplets als entscheidende Technologie in der Post-Moore-Ära herauskristallisiert und ziehen sowohl in der Wissenschaft als auch in der Industrie erhebliche Aufmerksamkeit auf sich. Multi-Chiplet-Systeme bieten überzeugende Vorteile gegenüber monolithischen, einschließlich erhöhter Integrationsdichte, reduzierter Kosten und verkürzter Markteinführungszeit. Um jedoch diese Vorteile zu realisieren, sind Entwurfsflüsse erforderlich, die in der Lage sind, Parameter über logische, physikalische und Schaltungsebenen zu optimieren, was zu erheblicher Entwurfs-komplexität führt. Zahlreiche Technologien zur Entwurfsautomatisierung wurden vorgeschlagen, um diese Herausforderungen anzugehen. Dieses Papier bietet einen umfassenden Überblick über verwandte Fortschritte und kategorisiert Chiplet-Entwurfsmethoden in zwei Haupttypen: i) Top-Down-Flüsse, die bestehende Hardware-Designs in Chiplets zerlegen und sie anschließend in Multi-Chiplet-Systeme reintegrieren, und ii) Bottom-Up-Flüsse, die bestehende Chiplets basierend auf Benutzeranwendungen in Multi-Chiplet-Systeme kombinieren. Das Papier beginnt mit der Einführung grundlegender Konzepte, technischer Eigenschaften und Bewertungsmodelle, die für Multi-Chiplet-Systeme relevant sind. Anschließend fassen wir systematisch die Problemformulierungen, Designräume und Optimierungstechniken zusammen, die mit Top-Down- und Bottom-Up-Entwurfsflüssen verbunden sind. Schließlich diskutieren wir die wichtigsten Herausforderungen und potenziellen zukünftigen Forschungsrichtungen in der Chiplet-Entwurfsautomatisierung, die darauf abzielen, das Potenzial der chipletbasierten Integration weiter zu nutzen.
Li et al. (Mittwoch,) untersuchten diese Frage.