采用 65-nm CMOS 工艺、具有 52-dB SNDR 和 5.61-mW 功耗的 400-MS/s 10-b 2-b/Step SAR ADC

我们展示了一种适用于 IEEE 802.11ac 的单通道 10-b 400-MS/s 逐次逼近寄存器 (SAR) 模数转换器 (ADC)，其采用了所提出的具有单参考电压的 2-b/step 转换方案。借助上述方案，所提出的 ADC 仅需三个电容阵列，而其他基于电容数模转换器的 2-b/step SAR ADC 则至少需要四个电容阵列。所提出的 ADC 具有较小的输入电容负载，从而减轻了 IEEE 802.11ac 系统中高功耗输入缓冲器的驱动要求；并具有高度匹配互连的对称架构。此外，所提出的 ADC 包含一个所提出的具有回冲噪声消除功能的高速动态比较器，以及用于实现高转换速率和分辨率的高速逐次逼近 (SA) 控制逻辑。在 65-nm CMOS 工艺下制造的该 ADC 原型在 200-MHz 奈奎斯特带宽内实现了 >52 dB 的信号与噪声及失真比，同时功耗为 5.61-mW。该 ADC 原型在与最先进的 2-b/step SAR ADC 进行基准测试时，展现出极具竞争力的品质因数，即 43 fJ/conv.step。