Conception d'un accélérateur écoénergétique pour la formation de réseaux de neurones Convolutionnels utilisant le calcul dans le domaine de la fréquence

Les réseaux de neurones convolutionnels (CNN) nécessitent une forte demande en calcul et en mémoire pour l'entraînement. Cet article présente la conception d'un accélérateur dans le domaine de la fréquence pour un entraînement écoénergétique des CNN. Avec les représentations de Fourier des paramètres, nous remplaçons les convolutions par des multiplications ponctuelles plus simples. Pour éliminer les transformations de Fourier à chaque couche, nous entraînons le réseau entièrement dans le domaine de la fréquence en utilisant des opérations non linéaires d’approximation dans le domaine de la fréquence. Nous réduisons en outre les exigences en calcul et en mémoire en utilisant l'interpolation sinc et la symétrie hermitienne. L'accélérateur est conçu et synthétisé en CMOS 28 nm, ainsi que prototypé dans un FPGA. Les résultats de simulation montrent que l'accélérateur proposé réduit significativement le temps d'entraînement et l'énergie pour une précision de reconnaissance cible.