Schéma de commutation d'horloge dynamique pour une efficacité énergétique améliorée dans les architectures System-on-Chip

La consommation d'énergie élevée et la gestion thermique sont des défis critiques dans les architectures System-on-Chip (SoC) traditionnelles en raison de plusieurs sources d'horloge actives alimentant des blocs IP individuels, même pendant les états de repos. Cet article introduit un schéma d'économie d'énergie par commutation d'horloge dynamique qui consolide les sources d'horloge en commutant dynamiquement vers une seule horloge à fréquence inférieure pendant les modes de faible puissance. Un Agent de Contrôle d'Horloge (CCA) surveille l'état opérationnel en temps réel, la consommation d'énergie et les besoins en performance, tirant parti de l'IA pour des ajustements prédictifs. Les résultats expérimentaux démontrent une réduction significative de la consommation d'énergie au repos et une meilleure gestion thermique, sans compromettre la performance ou l'intégrité des données. Ce schéma traite des inefficacités des méthodes existantes telles que la mise à l'échelle dynamique de la tension et de la fréquence (DVFS) et le gating d'horloge, offrant une solution robuste et efficace pour les conceptions SoC de nouvelle génération.